一句话
一个热爱diy的全栈工程师，具备独立完成项目全流程的能力。从FPGA到数字IC前端，从Python上位机开发到计算机体系结构，从嵌入式软硬件到焊板子，从查数据手册到撰写文档，知识兼具深度与广度。
技术栈
数字逻辑设计
熟悉RISC-V体系结构、异步FIFO等，尤其熟悉MCU
硬件描述语言：Verilog，System Verilog 手中有代码，心中有电路
脚本语言：SDC/Tcl，Python，shell，batchfile，makefile，正则表达式
数字前端工具：Design Compiler(DC)，Spyglass
逻辑仿真：iverilog-gtkwave，VCS-Verdi，Alps-MS，Modelsim
FPGA及IDE：Xilinx(ISE Vivado)，Intel(Quartus)，安路(TD)，高云(Gowin)，Lattice(Diamond)
总线/接口：USB，AIX4-Lite，VGA，ICB，DVP，HDMI，以及常见低速总线
具有良好的文档撰写习惯，阅读英文手册也是没有问题的
Linux下的工作环境完全没问题
嵌入式
具备各种MCU开发经验：K210，STC，ESP32，STM32，CH32V，CC2530
非常熟悉面向嵌入式设备的C语言开发
曾经也能写51汇编，但是现在忘了
各种集成开发环境：Keil，Ecilpse，IAR，Arduino
编写Makefile构建工程也是可以做到的
熟悉GCC交叉编译
RTOS：RT-thread
硬件设计
PCB绘制：立创EDA，AD
电路仿真：Protues，LTspice
理论基础：模电，数电，电源信号完整性，EMC
焊接能力：贴片不在话下
仪器操作：示波器、信号发生器、逻辑分析仪、台表、可调电源
项目经历
竞赛
全国大学生嵌入式芯片与系统设计竞赛-FPGA创新设计竞赛 【全国一等奖】
全国大学生集成电路创新创业大赛-芯来RISC-V杯 【全国三等奖】
全国大学生FPGA创新设计竞赛-安路赛道 【全国二等奖】
嵌入式芯片与系统设计竞赛-芯片设计赛道 【全国三等奖】
高云半导体“星核计划” 【二等奖】
开源工程(个人)
开源软件/RTL
-
异步FIFO Verilog建模
纯verilog构建异步fifo，附带仿真脚本。读写端口各有一组时钟、读写使能、读写端口、满空指示、fifo使用量 -
逐次逼近型ADC混合电路模型
逐次逼近型SAR ADC使用广泛，本工程使用模拟元件与FPGA搭建SAR ADC电路模型，帮助初学者用一个实际案例来学习 -
LCD1602显示驱动模组
使用SV编写的两层状态机LCD1602驱动软核，可以自动完成初始化，刷屏等工作。使用者仅需要像读写SRAM一样向显示存储器写入数据，封装了复杂的控制逻辑 -
大黄鸭汇编器GUI版
大黄鸭增强版GUI汇编器，使用python编写 -
FPGA双通道DDS信号发生器
高云FPGA作为核心，外围搭建DAC、按键等电路，实现双通道DDS信号发生器。每个通道波形、频率、相位、幅值可调 -
CIC抽取滤波器RTL与仿真
CIC抽取滤波器的实例，构建了iverilog仿真脚本 -
无线FPGA调试器ESP32-XVC
ESP32方案的无线Xilinx FPGA调试器
开源硬件
还有平时做的一大堆小玩意儿
开源工程(合作)
- FPGA-USB-Device
使用FPGA IO模拟USB收发器，实现USB CDC UART、HID、Audio，本人完成USB Audio device部分的开发，工作内容为描述符配置、PCM音频信号处理、板级调试等