-
6206系列LDO评测
简介ldo通常用于小电流、低压差、成本敏感的降压供电。6206系列作为新一代LDO,具有较为均衡的表现,综合评测可以看B站视频工科男孙老师-除了1117,还有哪些更好用的线性稳压器?本人针对6206系列,选取了各个厂家的LDO芯片,主要测试电压稳定性、上电过冲、动态响应三大指标。B站视频测试环境所有元器件从立创商城购买LDO除恒佳兴外统一使用SOT-89封装。绿波电龙使用风华 MLCC X7R 0805 1uf 50v万用表使用胜利VC890D,示波器使用ISDS 210。提供了22ohm...…
-
VScode常用插件
通用插件一般情况下都能用上Chinese (Simplified) (简体中文) Language Pack for Visual Studio Code汉化包Markdown All in One提供Markdown预览和导出功能C/C++C语言语法检查之类的,支持GCCLinkerScript链接脚本语法高亮RISC-V SupportRV汇编语法高亮TCLAsciiflow2Ctrl+Shift+P输入Open Asciiflow开始画字符画Verilog-HDL/SystemVer...…
-
Verilator学习笔记
简介Verilator是一个速度非常快但是仅支持可综合v/sv语法的仿真器,TestBench必须使用C++或SystemC编写,这点非常可惜。相关链接官网gitee仓库简单的模板…
-
Modelsim破解技巧
序言复制 MentorKG.exe MGLS.DLL patch_dll.bat到Modelsim/win64MGLS.DLL mgls64.DLL属性,去掉只读运行patch_dll.bat,生成并保存License文件添加环境变量MGLS_LICENSE_FILE,指向License文件…
-
启动文件-进入c语言前需要做什么?【RISC-V】
序言开发单片机的时候,大家一般默认程序从void main()开始执行。其实,这是一个表象,单片机在进入main函数前需要很多准备工作,只不过芯片厂商已经帮我们做好了,而且一般的开发者不想也没必要关心这些东西,毕竟用不到的东西学得没动力。但是,现在我用到了。关注我的朋友们知道,前段时间我开发了一个RISC-V处理器,小麻雀处理器,所有内容都是我一个人做的。其中,为了让它可以运行c语言程序,就必须为它开发板级支持包BSP,让编译器可以编译出可以运行的程序。为了做出一个能用并且好用的BSP,我...…
-
偏工程的电子方向学术期刊
中文核心电子器件双月刊,偏底层硬件、工程方向,投稿中传感器与微系统月刊,主打工程方向,10工作日超快审稿,邮箱投稿仪表技术与传感器月刊,主要是传感器,单片机的东西也能上,30工作日较快审稿科学技术与工程旬刊,综合性强,95工作日审稿中文科技核心微电子学与计算机月刊,CCF现代电子技术半月刊,啥都行,一个月审稿计算机技术与发展月刊,有点势利,30-45工作日审稿 CCF计算机系统应用月刊,啥都行,明码标价 CCF电子设计工程半月刊,偏工程CCF中文ccf目录https://www.ccf.o...…
-
Lattice套件安装和卡莱特i9填坑
Lattice套件安装Lattice官方提供了集成开发环境Diamond,并且为低端FPGA提供了免费lic申请渠道。但是,申请lic有坑。lic需要与网卡的物理地址对应,即cmd输入ipconfig /all显示的内容。我这台电脑有多个网卡,试了好几个物理网卡的物理地址,都无法被Diamond的license系统识别。最终的解决方法是,建立虚拟网卡,使用虚拟网卡的物理地址。建立虚拟网卡的流程如下: 管理->设备管理器 选中网络适配器 点击操作->添加过时硬件 下一步,...…
-
WSL和Deepin的安装与中文界面配置
简介WSL是什么?微软的解释是:适用于 Linux 的 Windows 子系统可让开发人员按原样运行 GNU/Linux 环境 - 包括大多数命令行工具、实用工具和应用程序 - 且不会产生传统虚拟机或双启动设置开销。微软式中文晦涩难懂。简单来说,就是不需要虚拟机,就能实现windows和linux同时运行并且文件资源互通,功能非常强大,可谓是最佳Linux发行版。WSL有两个版本,WSL和WSL2,他们的区别和优劣见微软的WSL文档。这里我安装的是WSL,它已经充分满足了我的使用需求。安装...…
-
RV32 B扩展指令与功能解析
简介B(Bitmanip)扩展是一个主打增强位操作的指令集,定义了RV32-64下的各种功能的位操作指令,旨在提供减少代码体积、性能和能效提升。虽然这些指令具有通用性,但有些指令在某些领域比更有用,因此B扩展又分为4个子集,分别为Zba Zbb Zbc Zbs,每个子集都包含了一系列相似的功能。Bitmanip扩展是为RV32和RV64定义的,大多数指令预期可以和RV128兼容。目前,RISC-V B扩展标准已冻结,即将加入spec。本文所有内容来自RISC-V Bit-Manipulat...…
-
ICB总线从机交互模板
`include "e203_defines.v"module e203_appi ( input wire clk, input wire rst_n, input wire appi_icb_cmd_valid, output wire appi_icb_cmd_ready, input wire[`E203_ADDR_SIZE-1:0]appi_icb_cmd_addr, input wire appi_icb_cmd_read, input wir...…
-
LCD1602显示驱动IP核
简介LCD1602显示驱动模组是使用System verilog编写的IP核,适用于FPGA,可以自动完成初始化,刷屏等工作。使用者仅需要像读写SRAM一样向显示存储器写入数据,LCD1602就能显示出对应的字符。FPGA实机效果展示端口功能例化参数CLK_F设置为输入时钟频率,单位为Hz。例如,输入5MHz时钟,CLK_F设置为5_000_000。内部高速逻辑交互 方向 名称 功能 输入 clk ...…
-
AXI4-Lite总线协议分析
简述AXI是由ARM公司提出的一种总线协议,它涵盖了总线、接口和协议三个层面的标准。总线是一组传输通道,是各种逻辑器件构成的传输数据的通道,一般由由数据线、地址线、控制线等构成;接口是总线下的连接标准,又常常被称之为物理接口;协议是在总线下的数据传输的规则。如今AXI已经发展到了AXI4,它包含有三个子集: AXI4:面向高性能映射通信需求,是面向地址映射的接口,允许最大突发长度256轮 AXI4-Lite:轻量级地址映射单次传输接口,占用较少逻辑资源 AXI4-Stream:面向高...…
-
流水线是个好东西,但是不能贪心
什么是流水线数字电路中的流水线,与工厂里的流水线,思路是一样的:拆分复杂的任务,将其转换成一系列简单的任务,上一个任务的输出是下一个任务的输入;整体吞吐量被费时最长的一个简单任务所限制;单个复杂任务从接收到完成所需的时间延长,因为每一级任务的传递需要时间;单位时间内复杂任务的完成数量提升,即吞吐量提升。在数字逻辑设计的地位回到数字电路,流水线就是将复杂的组合逻辑拆分成简单的组合逻辑,插入的寄存器则是每一级操作的沟通桥梁,系统频率由延时最长的简单组合逻辑决定,而非原始的复杂组合逻辑。这样一来...…
-
大黄鸭处理器
简介本项目将从零开始,设计一套单核16位处理器。为此,我将自己设计一套全新的计算机指令集,代号“大黄鸭”;根据大黄鸭指令集,设计处理器内核,实现指令集的所有功能;为处理器布置必要的外设,如IO口;设计汇编器,让程序编写变得更友好。本项目包含以下内容:1. 大黄鸭指令集设计 全新设计的大黄鸭指令集 加载存储结构 16条指令,8/16位长度,16个寄存器,16位数据/地址位宽2. 大黄鸭处理器设计 哈佛结构 3级流水线,指令单周期执行(除SV) 8位指令双发射 非向量中断 带有...…
-
我对于指令集、微架构、内存、CPU的认识
前言大家好,我是沉默之海。CPU,全名中央处理器单元,简称CPU。这是一句正确的废话上面这条CPU的解释,即使是非专业人士,也略知一二。但是,如果配上指令集、架构、内核、微架构这些概念呢?小白见到直接糊了。这些词,如果只看术语本身,也能基本看懂其含义;但是,如果想要理解它们在计算机体系结构中的地位,则需要更加深入的学习。我一开始也迷迷糊糊分不清这些概念,即使去百度,看了这些概念的解释,也只能理解其字面意思,而不能知晓它们之间的关联。所以,我不求看了这个专栏的人立刻理解这些概念的含义,读者只...…
-
基于FPGA的双通道DDS信号发生器
目录结构├─hdk │ ├─Gerber_PCB.zip PCB制版文件 │ └─Schematic.pdf 原理图 ├─math │ ├─text.m 波形生成测试 │ └─wave.m 波形生成脚本 ├─rtl 主要的hdl文件 └─gw_dds.rar 高云ide(gowin)的工程文件 介绍本项目以高云FPGA(GW1N-LV1)作为控制核心,外围搭建DAC、按键等电路,实现双通道DDS信号发生器。通过按键和拨码开关,可以独立调整每个通道的波形、频率、相位。...…
-
linux、win系统搭建iverilog仿真环境
简介iverilog是一款轻量化的开源verilog仿真工具,适合在开发过程中对子模块快速仿真调试。但是,由于相关资料少,很多新人被环境搭建和无图形化界面劝退了。在这里,我将介绍linux、win系统安装iverilog最简单最稳定的方式。此外,也有人为iverilog图形化工具而努力。我所发布的开源工程,都配置好了双平台的仿真脚本,大家可以参考win平台~源码编译安装是不可能的,太麻烦了~windows平台有现成的安装包 下载强烈推荐下载iverilog-v11-20210204-x64...…
-
Σ-Δ ADC 数模混合电路模型
介绍 工程基于lattice提供的方案。lattice提供的方案 本工程致力于以下两个目标: 使用实例帮助初学者理解Σ-Δ(Sigma-Delta)ADC的原理 在FPGA上使用简单的外围电路,实现AD转换 实现所需的器件 一个运放或比较器 电容电阻 一个FPGA 系统架构逻辑结构Σ-Δ ADC一眼看上去,都看不出能AD转换,给人一种“这真的是ADC吗”的感觉。本人才疏学浅,大神讲解得更深入:B站...…
-
逐次逼近型SAR ADC数模混合电路模型与FPGA实现
简介逐次逼近型SAR ADC广泛应用于各种嵌入式处理器,其结构特性决定了它在14bit 1MSPS以下具有成本优势。SAR ADC由比较器,DAC数模转换,控制单元,比较寄存器构成。启动转换后,比较器会将输入信号和DAC反馈进行比较,从高位开始,1个时钟周期完成一次比较,让DAC的输出电压逐次逼近输入信号,N bit ADC一次转换需要N个时钟周期。转换完成后,输出一个二进制数。转换过程逐次逼近型ADC最大的特点体现在逐次逼近。如图,以一个3bit SAR ADC为例,它的比较寄存器ADC...…
-
异步FIFO原理与纯verilog实现
介绍使用verilog编写的异步fifo,读写端口各有一组时钟、读写使能、读写端口、满空指示、fifo使用量。在源码中对每个模块都进行注释,易于学习参考。fifo_async.v为源文件,fifo_async.pdf为RTL视图。testbench文件夹中有建立好的仿真工程,分别是VCS+Verdi和iverilog+gtkwave。喜欢哪个用哪个,配好环境make就行了。iverilog+gtkwave加入windows支持。日后还会持续更新完善模块接口 写入侧 ...…