目录 cpu ADC iverilog DDS pipeline axi LCD1602 ICB risc-v wsl fpga cpu 3 ADC 3 iverilog 1 DDS 1 pipeline 1 axi 1 LCD1602 1 ICB 1 risc-v 1 wsl 1 fpga 1 cpu 大黄鸭处理器 我对于指令集、微架构、内存、CPU的认识 K7 FPGA开发板 ADC Σ-Δ ADC 数模混合电路模型 逐次逼近型SAR ADC数模混合电路模型与FPGA实现 异步FIFO原理与纯verilog实现 iverilog linux、win系统搭建iverilog仿真环境 DDS 基于FPGA的双通道DDS信号发生器 pipeline 流水线是个好东西,但是不能贪心 axi AXI4-Lite总线协议分析 LCD1602 LCD1602显示驱动IP核 ICB ICB总线从机交互模板 risc-v RV32 B扩展指令与功能解析 wsl WSL和Deepin的安装与中文界面配置 fpga Lattice套件安装和卡莱特i9填坑